Search Manuals

MC10E/100E164是16:1多路复用器，具有差分输出。选择输入(SEL0,1,2,3)控制将哪一个16个数据输入(A0 - A15)传播到输出。设计布局特别注意，使得16个输入之间的典型偏移仅为50ps。

MC10E1651是与MC1651在MECL III系列中功能和引脚兼容的，但采用Motorola的先进MOSAIC III工艺制造的。MC10E1651具有固定水平的输入滞后以及与10KH逻辑器件的输出兼容性。此外，还提供了一个锁存器，可以执行样本保持功能。该器件提供16引脚DIP和20引脚表面安装封装。锁存器使能（LENa和LENb）输入引脚使用标准的ECL 10KH逻辑电平。当锁存器使能为逻辑高电平时，MC10E1651将作为比较器工作，因此如果V1 > V2（V1比V2更正值），则Q处于逻辑高电平。Q是Q的补码。当锁存器使能输入为低逻辑电平时，输出将锁存为其当前状态，前提是满足锁存器使能的设置和保持时间约束。

MC10E/100E166是9位幅度比较器，可比较两个9位二进制数的二进制值，并指示一个数是否大于或等于另一个数。

MC10E/100E166是一款9位幅度比较器，可比较两个9位二进制值，并指示一个值是否大于或等于另一个值。

MC10E/100E167是一款具有单端输出的带有选择控制的6位2:1多路复用器，其输入数据由选择控制SEL选择，通过CLK1或CLK2（或两者）的正脉冲边缘传输到D触发器的输出。当主复位引脚MR为高电平时，所有Q输出被异步强制为低电平。

MC10E/100E167是一款6位2:1多路复用器，其输入数据由选择控制器SEL选择。选择的数据通过CLK1或CLK2（或两者）的正脉冲传输到D触发器输出。MR引脚上的高电平异步地将所有Q输出强制为低。

该数据表提供了MC10E/100E171 3-Bit 4:1 MULTIPLEXER的相关信息，包括引脚名称、功能、电压范围等

MC10E/100E171是一款具有差分输出的三个4:1多路复用器，具有分离选择控制和扩展的100E VEE范围。

MC10E/100E175是9位锁存器。它还具有第十个锁存输出ODDPAR，它由九个数据输入的奇偶校验构成(如果奇数个输入是高电平，则ODDPAR为高电平)。E175还可以通过使用D8作为奇偶校验类型选择(L=偶校验，H=奇校验)，并使用ODDPAR作为字节奇偶校验输出来生成字节奇偶校验。LEN引脚在置于逻辑高电平时会锁存数据，并在置于逻辑低电平时使锁存器变得透明。

MC10E/100E175是9位锁存器。它还具有第十个锁存输出ODDPAR，其形成为九个数据输入的奇偶校验（如果输入的奇数个数为高电平，则ODDPAR为高电平）。E175还可以通过使用D8作为奇偶校验类型选择（L = 偶校验，H = 奇校验），并使用ODDPAR作为字节奇偶校验输出来生成字节奇偶校验。LEN引脚在施加逻辑高时会锁存数据，并在置于逻辑低电平时使锁存器透明。

MC10E/100E193是一款错误检测和纠正（EDAC）电路。根据逻辑符号中显示的模式，生成8位字的修改汉明奇偶校验码。P5输出给出整个字的奇偶校验。单词奇偶校验也在BPAR输入的奇偶校验控制和门控后的PGEN引脚提供。该输出还馈送到一个1位可移位寄存器，用作扫描环的一部分。与12位奇偶校验生成器（例如E160）结合使用，可以为8位字的倍数设计一个SECDED（单错误纠正，双错误检测）错误系统。

The MC10E/100E193 is an error detection and correction (EDAC) circuit. Modified Hamming parity codes are generated on an 8-bit word according to the pattern shown in the logic symbol. The P5 output gives the parity of the whole word. The word parity is also provided at the PGEN pin, after Odd/Even parity control and gating with the BPAR input. This output also feeds to a 1-bit shiftable register, for use as part of a scan ring. Used in conjunction with 12-bit parity generators such as the E160, a SECDED (single error correction, double error detection) error system can be designed for a multiple of an 8-bit word.

该文件是Motorola公司关于MC10E195/D的产品资料。MC10E195/D是一款可编程延迟芯片（PDC），主要设计用于时钟失配和时序调整。它提供了差分ECL输入转换的可变延迟。延迟部分由逻辑符号所示的门链组成。前两个延迟元件具有经过修改的门，可实现大约80ps的基本门延迟的1.25和1.5倍的延迟。这两个元件为E195提供了约20ps的数字可选分辨率。所需的器件延迟由七个地址输入D[0:6]选择，这些输入由锁存使能（LEN）控制上的高信号锁存到芯片上。由于E195的可编程延迟是由纯粹的差分ECL门延迟实现的，该器件将在保持超过600 mV的输出摆幅的同时以高于1.0 GHz的频率运行。因此，E195在非常高的频率下提供了非常精细的分辨率，该分辨率可以完全从数字输入中选择，从而可以实现非常精确的系统时钟定时。提供了第八个锁存输入D7，用于级联多个PDC以增加可编程范围。级联逻辑允许完全控制多个PDC，代价是仅为每个附加PDC添加一条到数据总线的单根线，而无需任何外部门控。

MC10E/100E195是一款可编程延迟芯片，主要用于时钟去斜和时序调整。它通过可变延迟来提供差分ECL输入转换的延迟。该芯片具有很高的分辨率和频率，能够从数字输入完全选择，以实现非常准确的系统时钟定时。

1

MC10E/100E196是一款设计用于非常精确的差分ECL输入边缘放置应用的 可编程延迟芯片(PDC)。延迟部分由一组门和逻辑符号所示的线性斜坡延迟调整组成。前两个延迟元件具有经过修改的门，延迟比基本门延迟约为 80 ps 快 1.25 和 1.5 倍。这两个元件为 E196 提供了大约 20 ps 的可数字选择分辨率。所需器件延迟由七个地址输入D[0:6]选择，这些输入由锁存使能 (LEN) 控制的高信号在芯片上锁存。FTUNE 输入采用模拟电压并将其应用于内部线性斜坡，以进一步降低 20 ps 分辨率。FTUNE 输入是区分 E196 和 E195 的关键。提供了第八个锁存输入 D7 用于级联多个 PDC，以增加可编程范围。级联逻辑允许完全控制多个 PDC，只需为每个附加 PDC 向数据总线添加一条单独的线，而无需任何外部门控。

1

MC100LVE210是低电压、低偏斜、双差分ECL扇出缓冲器，专为时钟分布而设计。该器件在单片上具有两个扇出缓冲器，一个1:4缓冲器和一个1:5缓冲器。该器件具有完全差分时钟路径，可最大限度地减小器件和系统的偏斜。双缓冲器允许通过单片扇出两个信号，从而将两个基本信号之间的偏斜从零件到零件的偏斜降低到输出到输出的偏斜。与使用两个LVE111来完成相同任务相比，此功能可将偏斜降低4倍。MC100LVE210工作于-3.3V电源，而MC100E210可通过标准-4.5V 100E电压电源提供相同的功能和性能。对于需要单端输入的应用，VBb参考电压将被提供。对于单端输入应用，VBb参考应连接到差分对未使用的CLK输入，并通过0.01µf电容旁路接地。然后将输入信号驱动到所选CLK输入。为确保满足严格的偏斜规范，即使仅使用一侧，也需要对差分输出的两侧进行相同的终结。在大多数应用中，九个差分输出都连接到50Ω电阻，以提供电气终结。

Micro Vault Tiny 是一款USB存储设备，支持Windows XP / 2000 / ME / 98SE / 98，使用时需要先安装驱动

本文档介绍了CZ-21 QuickSilver金属探测器的操作手册，包括用途、装配、设置、搜索模式、目标识别、定位、电池更换、维护等内容。