该文件是Motorola公司关于MC10E195/D的产品资料。MC10E195/D是一款可编程延迟芯片（PDC），主要设计用于时钟失配和时序调整。它提供了差分ECL输入转换的可变延迟。延迟部分由逻辑符号所示的门链组成。前两个延迟元件具有经过修改的门，可实现大约80ps的基本门延迟的1.25和1.5倍的延迟。这两个元件为E195提供了约20ps的数字可选分辨率。所需的器件延迟由七个地址输入D[0:6]选择，这些输入由锁存使能（LEN）控制上的高信号锁存到芯片上。由于E195的可编程延迟是由纯粹的差分ECL门延迟实现的，该器件将在保持超过600 mV的输出摆幅的同时以高于1.0 GHz的频率运行。因此，E195在非常高的频率下提供了非常精细的分辨率，该分辨率可以完全从数字输入中选择，从而可以实现非常精确的系统时钟定时。提供了第八个锁存输入D7，用于级联多个PDC以增加可编程范围。级联逻辑允许完全控制多个PDC，代价是仅为每个附加PDC添加一条到数据总线的单根线，而无需任何外部门控。
