CDC2516 3.3-V 相位锁定环时钟驱动器是一款高性能、低偏斜、低抖动、相位锁定环 (PLL) 时钟驱动器。它使用 PLL 精确地在频率和相位上对齐反馈输出 (FBOUT) 和时钟 (CLK) 输入信号。它专门设计用于与同步 DRAM 一起使用。CDC2516 在 3.3-V VCC 下工作，并提供集成串联阻尼电阻，非常适合驱动点到点负载。四个四路输出提供 16 个低偏斜、低抖动输入时钟的副本。输出信号占空比调整为 50%，与输入时钟的占空比无关。通过 1G、2G、3G 和 4G 控制输入，可以单独启用或禁用每个输出阵列。当 G 输入为高时，输出与 CLK 同步切换相位和频率；当 G 输入为低时，输出被禁用到逻辑低状态。与许多包含 PLL 的产品不同，CDC2516 不需要外部 RC 网络。
