TEXAS INSTRUMENTS CD74AC153, CD74ACT153 说明书 该文档介绍了Harris Semiconductor的CD74AC153和CD74ACT153双4输入多路复用器的特点和特性，包括缓冲输入、延迟时间、ESD保护、CMOS工艺和电路设计、功耗、传播延迟平衡、噪声抑制、输出驱动电流等。
TEXAS INSTRUMENTS CD54AC161, CD74AC161 4-BIT SYNCHRONOUS BINARY COUNTERS 数据手册 CD54AC161和CD74AC161是4位二进制计数器。这些同步可预置计数器具有用于高速计数设计的内部进位预测功能。通过同时对所有触发器进行时钟同步操作，以便在计数使能（ENP，ENT）输入和内部门控制指令时，输出同时更改。这种操作模式消除了通常与同步（串行时钟）计数器相关的输出计数脉冲。缓冲时钟（CLK）输入在时钟波形上升（正向）沿触发四个触发器。这些器件是完全可编程的；也就是说，它们可以预置为0到9或15之间的任意数字。预置是同步的；因此，在加载输入处设置低电平会禁用计数器，并在下一个时钟脉冲后使输出与设置数据相一致，而不考虑使能输入的电平。
TEXAS INSTRUMENTS CD54AC163, CD74AC163 4-BIT SYNCHRONOUS BINARY COUNTERS数据手册 CD54AC163和CD74AC163是4位二进制计数器。它们具有内部的预先加载进位以实现高速计数设计。采用同步操作方式，所有触发器同时工作，以确保输出在计数启用输入和内部门控的指令下同时改变。这种操作模式可以消除与同步（串联时钟）计数器通常相关的输出计数脉冲。缓冲时钟输入触发四个触发器，在时钟波形的上升（正向）沿上触发。计数器是完全可编程的，可以预先设置为0到9或15之间的任何数字。预设置是同步的；因此，在加载输入处设置低电平会禁用计数器，并在接下来的时钟脉冲后，使输出与设置数据保持一致，不考虑使能输入的电平。清除功能也是同步的；在清除（CLR）输入处设置低电平会在CLK的下降沿到上升沿过渡后将四个触发器输出全部设置为低电平。
