PC16552D是PC16550D通用异步收发器（UART）的双通道版本。它具有独立的两个串行通道，除了共用的CPU接口和晶体输入外，两个通道是完全独立的。每个通道可以在芯片上操作发射器和接收器FIFO（FIFO模式），以减轻CPU的过多软件开销。在FIFO模式下，每个通道都能够在发射器和接收器中缓冲16字节（每字节的RCVR FIFO中的3位错误数据）。所有FIFO控制逻辑都在芯片上，以最小化系统开销，最大化系统效率。DMA传输的信号通过每个通道的两个引脚（TXRDY和RXRDY）进行。RXRDY功能在一个引脚上与OUT 2和BAUDOUT功能复用。CPU可以通过一个新的寄存器（Alternate Function Register）选择这些功能。每个通道在从外部设备或调制解调器接收的数据字符上执行串行到并行转换，并在从CPU接收的数据字符上执行并行到串行转换。CPU可以随时读取每个通道的完整状态。报告的状态信息包括DUART正在执行的传输操作的类型和条件，以及任何错误信息。
