Search Manuals

EP20K1000E I/O Pins ver. 1.0 数据表

本文档介绍了EP20K1000E芯片的I/O引脚和VREF电压引脚的排列方式和功能。该芯片有三种版本，分别为652引脚的BGA、672引脚的FineLine BGA和1020引脚的FineLine BGA。

EP20K100E I/O Pins ver. 1.4 数据表

EP20K100E I/O Pins

EP20K200E I/O Pins ver. 1.0 数据表

该文件介绍了EP20K200E芯片的I/O引脚和功能分布。

ALTERA APEX 20K Programmable Logic Device Family 数据手册(1)

APEX 20K 是Altera 公司推出的第一款可编程逻辑器件(PLD)，它结合了系统级片上集成(SOPC)、多核架构(MultiCoreTM)、查找表(LUT)逻辑、产物项逻辑和嵌入式存储器，使其具有很高的密度、高性能和灵活性。APEX 20K 可用于构建各种电子系统，如 ASIC、FPGA、CPLD、SOC、DSP 等。

ALTERA APEX 20K Programmable Logic Device Family 数据手册(1)

APEX 20K是Altera公司推出的第一个集成系统级可编程芯片的PLD，它采用了MultiCoreTM架构，集成了查找表逻辑、产品项逻辑和嵌入式存储器，查找表逻辑用于注册密集型函数，嵌入式系统块用于实现存储器函数，包括先进先出缓冲器、双端口RAM和内容寻址存储器，嵌入式产品项逻辑用于组合密集型函数。

ALTERA EP220/EP224 Classic EPLDs 说明书

Altera EP220 / EP224 Classic EPLDs 是具有 8 个宏单元的高性能、低功耗可擦除可编程逻辑器件 (EPLDs)，组合速度低至 7.5 ns，计数器频率高达 100 MHz，流水线数据速率高达 115 MHz，最大 5.5-ns 时钟输出时间，最小 4.5-ns 设置时间。

ON Semiconductor NCV4279C 数据手册(1)

这是一款5.0V精密微功率电压调节器，具有150mA输出电流能力。输出电压精度为±2.0%，最大压差为0.6V，可输出150mA电流。该部件特别适合任何电池供电的微处理器设备。微处理器控制逻辑包括活动重置（带延迟）和FLAG监视器，可用来向微处理器提供有关潜在即将发生的重置信号的早期警示信号。使用FLAG监视器可以让微处理器在重置关闭微处理器之前完成任何信号处理。活动重置电路在输出电压低至1.0V时可正常工作。如果输出电压低于调节限值，则会在电源启动序列期间或正常运行期间激活重置功能。通过将外部电阻分压器连接至RADJ引脚，可以降低复位阈值电压。该调节器具有反电池、短路和过热保护。该器件可以承受负载瞬态，使其适合在汽车环境中使用。该器件还经过优化，可满足EMC条件。

TEXAS INSTRUMENTS CDC2509B 3.3-V PHASE-LOCK LOOP CLOCK DRIVER 数据手册

cdc2509b 3.3-v phase-lock loop clock driver 是同步dram 应用的 phase-lock loop 时钟分布器。它将一个时钟输入分为一个五个输出和一个四个输出的阵列。每个输出阵列都有单独的输出使能。外部反馈 (fbin) 端子用于将输出同步到时钟输入。cdc2509b 在 3.3-v vcc 下运行。它还提供了集成的串联阻尼电阻，使其非常适合驱动点到点负载。

TEXAS INSTRUMENTS CDC2509A 数据手册

CDC2509A是一款高性能、低偏置、低抖动的相位锁定环（PLL）时钟驱动器。它使用PLL精确地将反馈（FBOUT）输出与时钟（CLK）输入信号在频率和相位上对齐。它专为与同步DRAM配套使用而设计。CDC2509A在3.3V VCC下工作，并提供集成的串阻尼电阻，使其非常适合驱动点对点负载。一组五个输出和一组四个输出提供了九个低偏置、低抖动的CLK副本。输出信号的占空比调整为50％，与CLK的占空比无关。每组输出可以通过控制（1G和2G）输入分别启用或禁用。当G输入为高电平时，输出与CLK同相位和频率切换；当G输入为低电平时，输出被禁用为逻辑低电平。与许多产品不同...

TEXAS INSTRUMENTS CDC2509 数据手册

CDC2509是3.3V的锁相环时钟驱动器，它使用锁相环来精确地对齐时钟输入信号的频率和相位，并在频率和相位上准确地对齐反馈输出信号。该产品专门设计用于同步DRAM。CDC2509以3.3V VCC工作，并提供集成的串联阻尼电阻，使其非常适合驱动点对点负载。一个五个输出和一个四个输出的输出银行提供九个低斜率、低抖动的CLK副本。输出信号的占空比调整为50%，与CLK的占空比无关。每个输出银行可以通过控制输入（1G和2G）分别启用或禁用。当G输入为高时，输出会在相位和频率上与CLK切换;当G输入为低时，输出被禁用到逻辑低状态。与许多含有PLL的产品不同，CDC2509不需要外部RC网络。

TEXAS INSTRUMENTS CDC2351 数据手册

cdc2351是达拉斯半导体公司生产的一款具有3.3v电压的低输出偏斜，低脉冲偏斜时钟驱动器，可用于时钟分布和时钟生成应用。该器件采用先进的双极互补金属氧化物半导体（bicmos）设计，具有极低的功耗。该器件具有塑料小外形（dw）和收缩小外形（db）两种封装形式。

TEXAS INSTRUMENTS CDC208 数据手册1

CDC208是TI公司生产的一款时钟驱动器，它可以将一个输入信号分发到四个输出端，并且具有低抖动和高可靠性。

TEXAS INSTRUMENTS CDC208 数据手册(1)

CDC208是一款双1线到4线时钟驱动器，适用于时钟分发应用。它具有低延迟传播特性、兼容TTL输入和CMOS输出、流过式架构优化PCB布局、中心引脚VCC和GND引脚配置以减少高速切换噪声等特点。

TEXAS INSTRUMENTS CDC204 数据手册

CDC204是一款具有六个独立反相器的器件，适用于需要输出之间低延迟的应用。它采用CMOS兼容的输入和输出，具有流通架构，可优化PCB布局。器件采用EPIC（Enhanced-Performance Implanted CMOS） 1微米工艺制造，具有良好的抗干扰性能。该器件具有多种封装选项。

TEXAS INSTRUMENTS CDC203 数据手册

cdc203是德州仪器公司生产的一种3.3V 六路开关电路，它适用于要求低开关输出偏斜的应用场合。cdc203采用了流通架构，优化了pcb布局，中心针vcc和gnd引脚配置可最小化高速度开关噪声。该器件采用1-µm epic （增强性能植入cmos）工艺，在125℃时具有500ma的典型锁定-up免疫力，并采用塑料小外形封装。

TEXAS INSTRUMENTS CDC2509C 数据手册

cdc2509c是ti公司出的一款3.3v的锁相环时钟驱动器，该产品可支持25mhz到125mhz的频率，并且具有低失真和低抖动等特点。

TEXAS INSTRUMENTS CDC2510 数据手册

CDC2510是一款用于同步DRAM应用的3.3-V相位锁定环路时钟驱动器，它可将一个时钟输入分布到一个十个输出的银行中，单个输出使能端子可控制所有十个输出，外部反馈（FBIN）引脚用于将输出与时钟输入同步，集成串联阻尼电阻，无需外部RC网络，工作电压为3.3-V VCC，采用塑料24针细收缩小型外形封装

TEXAS INSTRUMENTS CDC2586 数据手册

CDC2586是一款高性能、低偏斜、低抖动时钟驱动器。它使用相位锁定环(PLL)精确地对齐时钟输出信号的频率和相位，使其与时钟输入信号对齐。

TEXAS INSTRUMENTS CDC2582 数据手册

CDC2582是一款高性能、低抖动、低延迟的时钟驱动器，采用相位锁定环（PLL）将时钟输出信号的频率和相位与差分LVPECL时钟输入（CLKIN，CLKIN）精确对齐。

TEXAS INSTRUMENTS CDC2536 数据手册

CDC2536是一款高性能、低偏移、低抖动的时钟驱动器。它使用相位锁定环（PLL）将时钟输出信号与时钟输入（CLKIN）信号在频率和相位上精确对齐。它专为同步DRAM和常用微处理器设计，可工作在50 MHz至100 MHz的速度范围内，也可配置为半频输出以适应25 MHz的速度。CDC2536采用3.3V VCC供电，设计用于驱动50-Ω传输线。它还提供了片上串阻尼电阻，无需外部RC网络。